Barcelona, 11 de julio de 2025 – Como parte del compromiso del proyecto Barcelona Zettascale Lab (BZL) de fomentar la especialización en tecnologías de computación de vanguardia, el investigador del BZL Adrià Armejach, del Barcelona Supercomputing Center (BSC-CNS) y la Universitat Politècnica de Catalunya (UPC), ha impartido un curso intensivo de un día y una sesión práctica sobre la simulación con gem5 para arquitecturas RISC-V. El evento, celebrado en Barcelona, ha reunido a estudiantes y profesionales deseosos de profundizar en los aspectos prácticos de la simulación de arquitecturas de computadores, un componente crítico en el diseño y desarrollo de procesadores de nueva generación.
El proyecto BZL, una iniciativa estratégica del BSC-CNS, se encuentra a la vanguardia del impulso de Europa por la soberanía tecnológica en la computación de alto rendimiento (HPC). Centrándose en la arquitectura de conjunto de instrucciones (ISA) de código abierto RISC-V, el BZL tiene como objetivo desarrollar procesadores europeos para los futuros superordenadores a exaescala. Este taller se alinea perfectamente con la misión del BZL de cultivar un ecosistema robusto para RISC-V, desde el diseño de hardware hasta el desarrollo y la validación de software.
La sesión, titulada «RISC-V: CURSO DE 1 DÍA DE LA TEORÍA A LA INDUSTRIA«, ofreció a los asistentes una inmersión profunda en gem5, un simulador de arquitectura de ordenadores de código abierto, modular y flexible. La presentación de Armejach guio a los participantes a través de los fundamentos de gem5, su historia y su papel fundamental en la investigación académica e industrial. Destacó la importancia de la simulación para evaluar nuevos diseños de hardware antes de su creación física, una práctica que es a la vez rentable y esencial para el desarrollo ágil de sistemas complejos.
Los participantes aprendieron sobre las complejidades de la arquitectura del software gem5, incluyendo el uso de C++ para los modelos detallados y Python para la configuración y el control. La parte práctica del curso permitió a los asistentes utilizar un contenedor Docker preconfigurado para ejecutar sus propias simulaciones, explorando el rendimiento del código vectorizado en un modelo de procesador RISC-V. Esta experiencia práctica es inestimable para comprender el impacto de las decisiones de diseño, como la longitud del registro vectorial (VLEN), en el rendimiento de las aplicaciones.
El curso es un testimonio de la dedicación del proyecto BZL a la transferencia de conocimiento y a la creación de una fuerza de trabajo cualificada para el ecosistema europeo de HPC. Al proporcionar formación sobre potentes herramientas de simulación como gem5, el BZL está capacitando a la próxima generación de ingenieros e investigadores para que contribuyan al futuro de la computación europea.
Comentarios recientes