La presencia en HiPEAC 2026 combinó demostraciones tecnológicas, participación en workshops clave y un fuerte impulso a la innovación europea en HPC.
Diversos miembros del Barcelona Supercomputing Center en el estand del Barcelona Zettascale Lab en el HiPEAC 2026.
Los pasados 26, 27 y 28 de enero se celebró la edición nº21 de la HiPEAC Conference, el principal foro de redes de sistemas informáticos de Europa, en la que el Barcelona Zettascale Lab tuvo el placer de contribuir y formar parte.
En esta edición, la ciudad de Cracovia acogió el congreso en las instalaciones del ICE Krakow, dando lugar a tres intensos días de workshops, presentaciones, tutoriales, sesiones técnicas y exposición de pósteres. El programa puso el foco en las tecnologías clave que se están desarrollando actualmente en el contexto europeo de la computación avanzada.
En un momento en el que la soberanía digital cobra una relevancia creciente, HiPEAC volvió a consolidarse como un espacio de referencia para el networking entre empresas, centros de investigación y el ámbito académico. El congreso sirvió también para destacar los últimos avances en áreas como la computación acelerada, la independencia del hardware en compilación y el software de sistemas.
Diversos miembros del Barcelona Supercomputing Center en el estand del Barcelona Zettascale Lab en el HiPEAC 2026.
En este contexto, el Barcelona Zettascale Lab (BZL) contribuyó activamente al congreso y contó con un estand propio, desde el cual se presentó el proyecto y se mostró cómo está reforzando las capacidades y competencias europeas en el diseño y desarrollo de chips HPC de nueva generación, basados en hardware y arquitecturas abiertas RISC-V.
Durante el evento, se presentó asimismo el éxito del bring-up del chip TC1, incluyendo una demo en directo en el stand. Este hito confirma la solidez de la arquitectura desarrollada en el BZL y representa un paso clave en innovación tecnológica, reforzando la soberanía europea en computación avanzada.
Además de su presencia en el área de exposición, el proyecto participó en diversos workshops y sesiones técnicas, como el taller “RISC-V: the cornerstone ISA for the next generation of HPC infrastructures” o el “Parallel Programming and Run-Time Management Techniques for Many-core Architectures & Design Tools and Architectures for Multi-Core Embedded Computing Platforms (PARMA-DITAM)”, así como en la presentación de pósteres como “Driving RISC-V Innovation for HPC” y “A snapshot-based approach to verifying AI-written RTL with FPV”.
Todas estas contribuciones ayudaron a reforzar la visibilidad y el impacto del proyecto en el marco del congreso, ofreciendo una visión más técnica y detallada de su evolución y del estado actual de los desarrollos.
Dr. Paul Carpenter presentando en Parallel Programming and Run-Time Management Techniques for Many-core Architectures & Design Tools and Architectures for Multi-Core Embedded Computing Platforms
El espacio que ofreció HiPEAC fue de gran importancia para el proyecto, ya que permitió consolidar colaboraciones, intercambiar conocimiento con otros actores clave del ecosistema europeo y posicionar al Barcelona Zettascale Lab como un referente en el ámbito de la computación de alto rendimiento basada en arquitecturas abiertas.