rcelona, 4 de marzo de 2025 – Ayer se celebró en la Sala Ágora de la UPC en Barcelona el esperado encuentro presencial del Barcelona Zettascale Lab (BZL), un evento clave para coordinar el avance del proyecto en su objetivo de desarrollar chips de alto rendimiento basados en RISC-V. La jornada reunió a más de 150 ingenieros de las diversas áreas del proyecto, permitiendo fortalecer la comunicación entre equipos y debatir sobre los próximos pasos en el tapeout del segundo prototipo.
El evento inició con la presentación del roadmap del BZL a cargo de Miquel Moretó (BSC), resaltando hitos como el éxito en la primera fase del proyecto y los retos del segundo tapeout, que incorporará nuevas tecnologías avanzadas en colaboración con Intel. Posteriormente, cada equipo expuso sus avances, desafíos y estrategias para optimizar la calidad y eficiencia del diseño.
Uno de los momentos más relevantes fue la presentación del Quality Assessment Team, liderado por Rafael Gomà, que destacó la implementación de mejores prácticas basadas en el análisis del primer tapeout. También se discutieron mejoras en la verificación del diseño y la integración de nuevas funcionalidades en la plataforma de simulación.
El evento concluyó con una sesión de trabajo sobre las mejores prácticas y próximos pasos, reafirmando el compromiso del BZL con la innovación y la excelencia en el desarrollo de procesadores para supercomputación.
A continuación, presentamos dos imágenes del evento:
Comentarios recientes