El Barcelona Zettascale Lab (BZL) tuvo una participación destacada en el prestigioso RISC-V Summit, el evento de referencia global para la comunidad RISC-V. Ingenieros e investigadores del BZL presentaron los avances más recientes del proyecto, subrayando el compromiso de la iniciativa con la innovación en el diseño de chips de alto rendimiento y la promoción del ecosistema abierto RISC-V.
Una de las atracciones principales en el stand del Barcelona Supercomputing Center (BSC), entidad coordinadora del BZL, fue la demostración en vivo de la placa Mondragon. Esta placa, que integra chips Sargantana (un diseño previo al BZL pero fundamental en la trayectoria del grupo), mostró sus capacidades mediante una FPGA demo. Esta demostración permitió a los asistentes observar de primera mano el potencial de las arquitecturas desarrolladas y su aplicación práctica.
Además de la demostración de la placa Mondragon, los representantes del BZL estuvieron involucrados en diversas actividades, incluyendo presentaciones técnicas y mesas redondas. Estas intervenciones se centraron en los progresos del BZL en el desarrollo de prototipos de chips basados en la arquitectura RISC-V, con un énfasis particular en la eficiencia energética y la sostenibilidad, pilares fundamentales del proyecto.
La presencia del BZL en el RISC-V Summit también sirvió como plataforma para fortalecer la colaboración con socios estratégicos y discutir el impacto tanto académico como industrial de sus investigaciones. El BZL reafirmó con su participación en este evento su papel como actor clave en la vanguardia de la investigación y desarrollo de tecnologías de cómputo de altas prestaciones en Europa, contribuyendo activamente al crecimiento y la consolidación del ecosistema RISC-V a nivel mundial.
Dicha preparación se centró en la creación de demostraciones técnicas robustas destinadas a mostrar los avances en arquitecturas RISC-V y desarrollos asociados. Concretamente, se documentó el trabajo intensivo en:
- Demostraciones de la placa Mondragon: Utilizando los chips predecesores Sargantana (no son diseños directos del BZL pero sí fundamentales en la línea de investigación que conduce a los actuales prototipos BZL) para ilustrar la evolución y capacidades de la tecnología base.
- FPGA Demo: Una demostración específica basada en tecnología FPGA para mostrar aspectos concretos de los diseños en desarrollo dentro del BZL.
- Demostración Multicore de Sargantana: Apoyada por material audiovisual (vídeos) para destacar el rendimiento y la funcionalidad multicore de estos diseños previos.
- Pósters del Proyecto: Preparación de material gráfico y técnico en formato póster para la diseminación de resultados de investigación y avances del proyecto BZL entre la comunidad científica y la industria presente en el Summit.
Esta planificación subraya el compromiso del BZL con la presentación tangible de sus progresos y la contribución activa al ecosistema RISC-V, tal como se estipula en los hitos de difusión del proyecto.
Comentarios recientes