Miquel Moretó presentó el pasado 14 de enero el seminario “Designing HPC Architectures at BSC”, en el marco de la Future Computing Seminar Series, organizada por ETH Zurich.
En su charla, Miquel ofreció una introducción a los diferentes proyectos de investigación en arquitectura de computación de alto rendimiento liderados por el Barcelona Supercomputing Center (BSC). Desde 2004, el BSC ha encabezado los esfuerzos europeos para desarrollar diseños de computación de alto rendimiento (HPC) basados en tecnología propia. En el contexto de los proyectos europeos Mont-Blanc (2011–2021) y en estrecha colaboración con Arm y Atos, el BSC implementó el primer clúster HPC basado en tecnología Arm.
Más recientemente, el BSC ha liderado el diseño, la verificación y la fabricación de aceleradores vectoriales basados en RISC-V en el marco de la European Processor Initiative (EPI), así como el desarrollo de procesadores RISC-V de propósito general en el contexto del proyecto DRAC. Desde marzo de 2025, el BSC coordina el proyecto Digital Autonomy with RISC-V in Europe (DARE), cuyo objetivo es desarrollar prototipos de sistemas HPC e inteligencia artificial basados en chiplets estándar de la industria, diseñados y desarrollados en la Unión Europea.
Durante el seminario, se presentó una visión general de los principales logros alcanzados en estos proyectos, con especial atención a los esfuerzos realizados para acelerar cargas de trabajo HPC mediante extensiones oficiales y personalizadas de la arquitectura RISC-V. Finalmente, la charla abordó los retos actuales para avanzar hacia la independencia tecnológica europea basada en esta arquitectura de conjunto de instrucciones abierta.