El equipo de BZL durante el hackathon, mostrando una instancia de Linpack en ejecución en 2 nodos / 4 núcleos Ox.
El pasado 26 de febrero, el equipo del Barcelona Zettascale Lab concluyó con éxito su hackathon interno de RISC-V, reuniendo a investigadores e ingenieros para explorar los últimos avances en arquitecturas de hardware abierto y computación de alto rendimiento.
El evento se centró en la experimentación práctica con sistemas RISC-V, sistemas operativos y despliegue de aplicaciones. Los participantes trabajaron con plataformas TC2-Ox, incluyendo configuraciones de doble núcleo y de núcleo único con soporte VPU, para compilar y ejecutar aplicaciones en condiciones reales.
A pesar de algunos desafíos iniciales para conectar a todos los participantes a los recursos FPGA, el equipo logró superar estos problemas y continuar con las actividades previstas. Los asistentes utilizaron técnicas de compilación cruzada para construir y ejecutar el benchmark Linpack con bibliotecas MPI y BLIS base, pasando posteriormente a implementaciones BLIS optimizadas. Algunos participantes también comenzaron a experimentar con sus propios benchmarks, incluyendo cargas de trabajo de SDV-CAB y PyTorch.
La ejecución del benchmark High-Performance Linpack (HPL) resultó más compleja. Aunque se lograron ejecuciones exitosas, tanto con BLIS base como optimizado, estas se limitaron a entornos de usuario específicos. No obstante, los resultados demostraron las capacidades del sistema, especialmente al aprovechar configuraciones optimizadas en núcleos Ox con aceleración VPU.
Una de las principales conclusiones del hackathon fue la clara ventaja en rendimiento y usabilidad de las configuraciones de doble núcleo frente a las de núcleo único, con una mejora significativa en la capacidad de respuesta del sistema.
La sesión también incluyó demostraciones colaborativas, como la ejecución de Linpack en múltiples nodos, alcanzando configuraciones de hasta cuatro núcleos Ox, lo que puso de relieve el potencial de escalabilidad del rendimiento.
De cara al futuro, el equipo identificó cuatro áreas clave de mejora: conectividad, flujos de compilación cruzada, provisión de módulos y rendimiento del bitstream de la VPU. Estos hallazgos servirán para orientar la próxima edición del hackathon, prevista para finales de marzo, mientras el Barcelona Zettascale Lab continúa avanzando en su trabajo en RISC-V y computación de alto rendimiento.