El Barcelona Zettascale Lab participará en HiPEAC 2026, el principal foro europeo para expertos en arquitectura informática, modelos de programación, compiladores y sistemas operativos para sistemas de propósito general, integrados y ciberfísicos.
Dentro del programa de la conferencia, se celebrará el workshop RISC-V: the cornerstone ISA for the next generation of HPC infrastructures, que reunirá a investigadores, representantes de la industria, arquitectos de computadores, desarrolladores de aplicaciones y usuarios. El workshop mostrará el estado del arte actual y fomentará el debate sobre el futuro de RISC-V como una arquitectura de conjunto de instrucciones madura y competitiva para la computación de alto rendimiento.
El Barcelona Zettascale Lab contará además con un stand propio, donde el equipo presentará cómo el proyecto está reforzando las capacidades y competencias europeas en el diseño y desarrollo de chips HPC de nueva generación basados en hardware y arquitecturas abiertas como RISC-V.
Asimismo, el Dr. Paul Carpenter, investigador sénior del Barcelona Supercomputing Center, participará como ponente en el workshop Parallel Programming and Run-Time Management Techniques for Many-core Architectures & Design Tools and Architectures for Multi-Core Embedded Computing Platforms (PARMA-DITAM) Workshop, donde presentará resultados de investigación desarrollados en el marco del BZL.
.