Formación Europractice: Simuladores y RTL en Verilog y SystemVerilog

Fecha: noviembre 25, 2024
Lugar: Barcelona

 

El Centro Nacional de Supercomputación de Barcelona (BSC) se complace en anunciar el próximo evento de formación Europractice Training, en colaboración con el Science and Technology Facilities Council (STFC), que se llevará a cabo en noviembre de 2024. Este curso intensivo de cinco días ofrece una experiencia práctica centrada en herramientas de diseño digital y de sistemas, con especial énfasis en SystemVerilog y la síntesis RTL (Register Transfer Level). Es ideal tanto para principiantes como para profesionales que deseen profundizar sus conocimientos en estas áreas.

Detalles del Evento:

  • Fechas: Del 25 al 29 de noviembre de 2024
  • Lugar: Centro Nacional de Supercomputación de Barcelona, Edificio C6
  • Público objetivo: Principalmente para empleados del BSC
  • Formadores: Expertos del programa Europractice del STFC

El contenido abarcará desde sesiones introductorias sobre Verilog y SystemVerilog hasta técnicas avanzadas de síntesis, simulaciones a nivel de puertas y codificación de máquinas de estado finitas. El cronograma es el siguiente:

    • Día 1: Introducción a SystemVerilog, fundamentos de simuladores y conceptos básicos de Verilog
    • Día 2: Tipos de datos, operaciones aritméticas, bancos de pruebas y técnicas de depuración
    • Día 3: Prácticas recomendadas de síntesis y codificación de RTL
    • Día 4: Codificación de FSM y simulación a nivel de puertas
    • Día 5: Tipos de datos en SystemVerilog y técnicas de generación de memorias

Para más detalles, visita la página de Cursos de Formación de Europractice o contacta con el equipo de soporte de formación en training@bsc.es.

 

[/et_pb_column][/et_pb_row][/et_pb_section]