El Centro Nacional de Supercomputación de Barcelona (BSC) organizó el evento de formación Europractice Training en colaboración con el Science and Technology Facilities Council (STFC), que tuvo lugar en noviembre de 2024. Este curso intensivo de cinco días ofreció una experiencia práctica centrada en herramientas de diseño digital y de sistemas, con especial énfasis en SystemVerilog y la síntesis RTL (Register Transfer Level). Fue una oportunidad ideal tanto para principiantes como para profesionales interesados en profundizar sus conocimientos en estas áreas.
Detalles del Evento:
- Fechas: Del 25 al 29 de noviembre de 2024
- Lugar: Centro Nacional de Supercomputación de Barcelona, Edificio C6 de la UPC (Ubicación Campus Nord)
Público objetivo: Investigadores del BSC
Formadores: Expertos del programa Europractice del STFC
El contenido incluyó sesiones introductorias sobre Verilog y SystemVerilog, técnicas avanzadas de síntesis, simulaciones a nivel de puertas y codificación de máquinas de estado finitas. El cronograma fue el siguiente:
- Día 1: Introducción a SystemVerilog, fundamentos de simuladores y conceptos básicos de Verilog
- Día 2: Tipos de datos, operaciones aritméticas, bancos de pruebas y técnicas de depuración
- Día 3: Prácticas recomendadas de síntesis y codificación de RTL
- Día 4: Codificación de FSM y simulación a nivel de puertas
- Día 5: Tipos de datos en SystemVerilog y técnicas de generación de memorias
Para más información sobre futuros cursos, puedes visitar la página de Cursos de Formación de Europractice o ponerte en contacto con el equipo de soporte en training@bsc.es.
Comentarios recientes