Workshop de la conferencia HiPEAC 2024: RISC-V: la ISA fundamental para la próxima generación de infraestructuras HPC

Coordinado por BSC y E4 engineering, el workshop titulado «RISC-V: the cornerstone ISA for the next generation of HPC infrastructures» reunirá a investigadores de diferentes disciplinas, representantes de industrias, arquitectos de computadoras, desarrolladores de aplicaciones científicas y usuarios para describir el estado del arte y esbozar los caminos que debe seguir RISC-V para convertirse en la ISA preferida para aplicaciones HPC. En particular, el coordinador del BZL, Miquel Moretó, dará una presentación titulada «Towards a High Performance Manycore based on Lagarto Cores«.